داخل الذاكرة DRAM
مكثّف يحتفظ ببت، ومتحكم يُبقي مليارات منها قابلة للقراءة.
قراءة صف DRAM تغيّر شحنته، لذلك تعيد الشريحة تثبيت ما قرأته.
شحنة صغيرة تمثل بتًا.
افتح صفًا في الذاكرة
يبقى الصف النشط في مضخمات الاستشعار. قد يتجاوز الوصول إليه التنشيط؛ ويضيف تغيير الصف التجهيز والتنشيط.
حدود هذا النموذج
بنك واحد دون تحديث أو تداخل، وتأخر توضيحي ١٤ نانوثانية لكل أمر. القيم لتوضيح الترتيب وليست مواصفات وحدة ذاكرة.
ما الذي يحدث في الداخل
تخزين الشحنة في الخلايا
تستخدم خلية DRAM المعتادة ترانزستور وصول ومكثّفًا. تتسرب الشحنة، فتحتاج تحديثًا دوريًا. تتشارك الخلايا خطوط الصف والبت. يحتوي البنك صفوفًا كثيرة، لكن المعتاد أن يكون صف واحد فقط نشطًا فيه في اللحظة نفسها.
فتح صف واختيار الأعمدة
يوصل أمر ACTIVATE الصف بمضخمات الاستشعار التي تكشف فرق الشحنة الصغير وتعيد تثبيته. تختار القراءة والكتابة أعمدة من مخزن الصف. إصابة الصف تتجاوز إعادة الفتح؛ أما صف مختلف فيحتاج تجهيزًا ثم تنشيطًا جديدًا.
تنسيق القنوات والأزمنة
يجدول متحكم الذاكرة الأوامر بين البنوك والقنوات مع الالتزام بقيود الزمن والتحديث. تنقل DDR البيانات على حافتي الساعة. MT/s معدل نقل؛ والسعة ومعدل النقل المستمر وزمن أول وصول خصائص منفصلة.
ما أثر ذلك في برنامجك
مهندس الأنظمة والعتاد
ميّز بين tCL وtRCD وtRP وtRAS. توزيع العناوين على البنوك وجدولة المتحكم يجعلان زمن الوصول أعقد من رقم واحد.
مطوّر البرمجيات
RAM أكبر تتجنب النقل إلى القرص حين تكون مجموعة العمل كبيرة. السعة الإضافية لا تسرّع تلقائيًا بيانات تتسع أصلًا. نمط الوصول وتوزيع الوحدات على القنوات مهمان.
اقرأ المواصفات الأصلية
توضح هذه المراجع العقود الأساسية وتفاصيل التنفيذ. الرسومات هنا نماذج تعليمية مبسطة.